Monografias | BUS: Estructuras de interconexión de un Sistema computacional

Un sistema computacional es un sistema complejo que puede llegar a estarconstituido por millones de componentes electrónicos elementales.

Esta naturaleza multinivel de los sistemas complejos es esencial paracomprender tanto su descripción como su diseño. En cada nivel se analiza suestructura y su función en el

sentido siguiente:

Estructura: La forma en que se interrelacionan las componentes

Función: La operación de cada componente individual como parte de laestructura

Por su particular importancia se considera la estructura de interconexióntipo bus.

BUS

INTRODUCCIÓN

A pesar de que el bus tiene una significación muy elemental en la forma defuncionamiento de un sistema de ordenador, el desarrollo del bus del PCrepresenta uno de los capítulos más oscuros en la historia del PC. Aunque lBMintentó conseguir un sistema abierto y de hacer pública todo tipo de información,interrumpió la documentación de los pasos exactos de las señales del bus,seguramente bajo el supuesto de que nadie necesitaría esta información.

EI bus representa básicamente una serie de cables mediante los cuales puedencargarse datos en la memoria y desde allí transportarse a la CPU. Por asídecirlo es la autopista de los datos dentro del PC ya que comunica todos loscomponentes del ordenador con el microprocesador. El bus se controla y manejadesde la CPU.

El objetivo de conectar una tarjeta a un bus de expansión es que éstafuncione como si estuviera directamente conectada al procesador. Con el fin dehacer factible estas características el bus de expansión XT presentaba elmismo ancho de bus (8 bits) y operaba a la misma velocidad de reloj (4.77 MHz)que el propio procesador 8088.

Con la evolución de los procesadores también hubo una revolución en losbuses que se habían quedado obsoletos. Así cuando en 1984 IBM presenta el PCAT (con el procesador Intel 80286) se rompió la aparentemente inquebrantablerelación entre bus y microprocesador. Aunque en la practica el reloj delprocesador de un AT funciona a la misma velocidad que su reloj de bus, IBM habíaabierto la puerta a la posibilidad de que este último fuese más rápido que elreloj del bus. Así pues el bus que incorporó el AT fue de un ancho de banda de16 bits funcionando a 8.33 Mhz. Este enfoque de diseño no oficial se denominóoficialmente ISA (Industry Standard Arquitecture) en 1988.

Puesto que el bus ISA ofrecía algunas limitaciones En IBM se desarrollóotro tipo de bus que funcionaba a 10 Mhz y que soportaba un ancho de banda de 32bits. Este bus se monto en la gama PS/2. El gran problema de este bus es que noera compatible con los anteriores y necesitaba de tarjetas de expansiónespecialmente diseñadas para su estructura.

Como el mercado necesitaba un bus compatible ISA que fuese más rápido, lamayoría de fabricantes establecieron las especificaciones del bus EISA(Extended ISA) que ensanchaba la ruta de datos hasta 32 bits, sin embargo lanecesidad de compatibilidad con ISA hizo que este nuevo bus tuviese que cargarcon la velocidad básica de transferencia de ISA (8.33 Mhz).

Pero la gran revolución estaba por llegar. Por un lado los procesadoresIntel 80486 y por otro la invasión en el mercado de los sistemas gráficos comoWindows hicieron necesario la aparición de un nuevo tipo de bus que estuviese ala altura de estos hitos. Al manejarse gráficos en color se producían grandescuellos de botella al pasar del procesador al bus ISA (el 80486 funcionaba a 33Mhz y el bus ISA a 8.33 Mhz). La solución era enlazar el adaptador gráfico yotros periféricos seleccionados directamente al microprocesador. Es aquí dondesurgen los buses locales. Fue VESA ( un organismo de estandarización dedispositivos de vídeo) quién presentó el primer tipo de bus local. Se lellamo VESA LOCAL BUS (VLB). Este tipo de bus revolucionó el mercado ya quepermitía una velocidad de 33 Mhz pudiéndose alcanzar una máxima de 50 Mhz ysu ancho de

banda era de 32 bits (aunque en su especificación 2.0 se alcanzan los 64bits).

En el año 1992 Intel presentó un nuevo bus local llamado PCI, que aunque nomejoró el rendimiento del VLB, superó las carencias que presentaba este busque estaba orientado al diseño de los procesadores 80486. Así pues el PCI sedesarrolló como un bus de futuro. La velocidad de este bus era inicialmente de20 Mhz y funcionaba a 32 bits, aunque en la actualidad su

velocidad de transferencia alcanza los 33 Mhz y su ancho de banda llega hastalos 64 bits. Otra característica de este tipo de bus es la posibilidad de quese le conecten tarjetas que funcionen a distintos voltajes.

FUNCIONAMIENTO

En el bus se encuentran dos pistas separadas, el bus de datos y el bus dedirecciones. La CPU escribe la dirección de la posición deseada de la memoriaen el bus de direcciones accediendo a la memoria, teniendo cada una de las líneascarácter binario. Es decir solo pueden representar 0 o 1 y de esta maneraforman conjuntamente el numero de la posición dentro de la memoria (es decir:la dirección). Cuanto mas líneas haya disponibles, mayor es la dirección máximay mayor es la memoria a la cual puede dirigirse de esta forma. En el bus dedirecciones original habían ya 20 direcciones, ya que con 20 bits se puededirigir a una memoria de 1 MB y esto era exactamente lo que correspondía a laCPU.

Esto que en le teoría parece tan fácil es bastante mas complicado en la práctica,ya que aparte de los bus de datos y de direcciones existen también casi dosdocenas más de líneas de señal en la comunicación entre la CPU y la memoria,a las cuales también se acude. Todas las tarjetas del bus escuchan, y se tendráque encontrar en primer lugar una tarjeta que mediante el envío de una señaladecuada indique a la CPU que es responsable de la dirección que se haintroducido. Las demás tarjetas se despreocupan del resto de la comunicación yquedan a la espera del próximo ciclo de transporte de datos que quizás lesincumba a ellas.

Este mismo concepto es también la razón por la cual al utilizar tarjetas deampliación en un PC surgen problemas una y otra vez, si hay dos tarjetas quereclaman para ellas el mismo campo de dirección o campos de dirección que sesolapan entre ellos.

Los datos en si no se mandan al bus de direcciones sino al bus de datos. Elbus XT tenía solo 8 bits con lo cual sólo podía transportar 1 byte a la vez.Si la CPU quería depositar el contenido de un registro de 16 bits o por valorde 16 bits, tenía que desdoblarlos en dos bytes y efectuar la transferencia dedatos uno detrás de otro.

De todas maneras para los fabricantes de tarjetas de ampliación, cuyosproductos deben atenderse a este protocolo, es de una importancia básica laregulación del tiempo de las señales del bus, para poder trabajar de formainmejorable con el PC. Pero precisamente este protocolo no ha sido nuncapublicado por lBM con lo que se obliga a los fabricantes a medir las señalescon

la ayuda de tarjetas ya existentes e imitarlas. Por lo tanto no es de extrañarque se pusieran en juego tolerancias que dejaron algunas tarjetas totalmenteeliminadas.

ESTRUCTURACIÓN DE LOS BUSES

Existen dos organizaciones físicas de operaciones E/S que tienen que ver conlos buses que son:

Bus único

Bus dedicado

La primera gran diferencia entre estas dos tipos de estructuras es que el busúnico no permite un controlador DMA (todo se controla desde la CPU), mientrasque el bus dedicado si que soporta este controlador.

El bus dedicado trata a la memoria de manera distinta que a los periféricos(utiliza un bus especial) al contrario que el bus único que los considera aambos como posiciones de memoria (incluso equipara las operaciones E/S con lasde lectura/escritura en memoria). Este bus especial que utiliza el bus dedicadotiene 4 componentes fundamentales:

Datos: Intercambio de información entre la CPU y los periféricos.

Control: Lleva información referente al estado de los periféricos (peticiónde interrupciones).

Direcciones: Identifica el periférico referido.

Sincronización: Temporiza las señales de reloj.

La mayor ventaja del bus único es su simplicidad de estructura que le haceser más económico, pero no permite que se realice a la vez transferencia deinformación entre la memoria y el procesador y entre los periféricos y elprocesador.

Por otro lado el bus dedicado es mucho más flexible y permite transferenciassimultáneas. Por contra su estructura es más compleja y por tanto sus costesson mayores.

EL BUS XT y EL BUS ISA (AT)

Cuando en 1980 IBM fabricó su primer PC, este contaba con un bus de expansiónconocido como XT que funcionaba a la misma velocidad que los procesadores Intel8086 y 8088 (4.77 Mhz). El ancho de banda de este bus (8 bits) con el procesador8088 formaba un tandem perfecto, pero la ampliación del bus de datos en el 8086a 16 bits dejo en entredicho este tipo de bus (aparecieron los famosos cuellosde botella).

Dada la evolución de los microprocesadores el bus del PC no era ni muchomenos la solución para una comunicación fluida con el exterior del micro. Endefinitiva no podía hablarse de una autopista de datos en un PC cuando esta sólotenía un ancho de 8 bits. Por lo tanto con la introducción del AT apareció unnuevo bus en el mundo del PC, que en relación con el bus de datos teníafinalmente 16 bits (ISA), pero que era compatible con su antecesor. La únicadiferencia fue que el bus XT era síncrono y el nuevo AT era asíncrono. Lasviejas tarjetas de 8 bits de la época del PC pueden por tanto manejarse con lasnuevas tarjetas de 16 bits en un mismo dispositivo. De todas maneras lastarjetas de 16 bits son considerablemente más rápidas, ya que transfieren lamisma cantidad de datos en comparación con las tarjetas de 8 bits en la mitadde tiempo (transferencia de 16 bits en lugar de transferencia de 8 bits).

No tan solo se amplió el bus de datos sino que también se amplió el bus dedirecciones, concretamente hasta 24 bits, de manera que este se podía dirigiral AT con memoria de 16 MB. Además también se aumentó la velocidad de cadauna de las señales de frecuencia, de manera que toda la circulación de bus sedesarrollaba más rápidamente. De 4.77 Mhz en el XT se

pasó a 8.33 Mhz. Como consecuencia el bus forma un cuello de botella por elcual no pueden transferirse nunca los datos entre la memoria y la CPU losuficientemente rápido. En los discos duros modernos por ejemplo, la relación(ratio) de transferencia de datos ya es superior al ratio del bus.

A las tarjetas de ampliación se les ha asignado incluso un freno deseguridad, concretamente en forma de una señal de estado de espera (waitstate), que deja todavía mas tiempo a las tarjetas lentas para depositar losdatos deseados en la CPU.

Especialmente por este motivo el bus AT encontró sucesores de másrendimiento en Micro Channel y en el Bus EISA, que sin embargo, debido a otrosmotivos, hasta ahora no se han podido introducir en el mercado.

La coexistencia hoy en día de tarjetas de ampliación de 8 bits y detarjetas de ampliación de 16 bits es problemática mientras el campo dedirecciones, del cual estas tarjetas son responsables, se encuentre en cualquierárea de 128 KB. El dilema empieza cuando una tarjeta de 16 bits debe señalizarmediante una línea de control al principio de una transferencia de datos, queella

puede recoger una palabra de 16 bits del bus y que al contrario de unatarjeta de 8 bits no tiene que desdoblar la transferencia en dos bytes.

Sin embargo esta señal la tiene que mandar en un momento en el que todavíano puede saber que la dirección del bus de datos se refiere verdaderamente aella y que por tanto tiene la obligación de contestar. Ya que de las 24 líneasde dirección que contienen la dirección deseada, hasta este momento sólo estáninicializadas correctamente las líneas A17 hasta A23, con lo cual

la tarjeta reconoce sólo los bits 17 hasta 23 de la dirección. Estos sinembargo cubren siempre un área completa de 128 KB, independientemente de lo quepueda haber en los bits de dirección 0 hasta 16. La tarjeta en este momento sólosabe si la dirección de la memoria se encuentre en el área entre 0 y 127 KB,128 y 255, etc.

Si en este momento la tarjeta de 16 bits manda por tanto una señal para unatransmisión de 16 bits, hablará de esta forma por el resto de las tarjetas quese encuentren dentro de este área. Esto podrá notarse acto seguido ya que unavez también hayan llegado al bus los bits de dirección 0 a 16, quedará clarocual es la tarjeta a la cual realmente se estaba dirigiendo. Si realmente setrata de una tarjeta de 16 bits todo irá bien. Pero si se estaba dirigiendo auna tarjeta de 8 bits, la tarjeta de 16 bits se despreocupa del resto de latransferencia y deja la tarjeta de 8 bits a su propia suerte. Ésta no podráresolver la transferencia ya que está configurada sólo para transmisiones de 8bits. En cualquier caso el resultado será una función de error de la tarjetade ampliación.

BUS MICRO CHANNEL (MCA)

Vistas las limitaciones que tenía el diseño del bus ISA en IBM se trabajóen un nueva tecnología de bus que comercializó con su gama de ordenadoresPS/2. El diseño MCA (Micro Channel Arquitecture) permitía una ruta de datos de32 bits, más ancha, y una velocidad de reloj ligeramente más elevada de 10Mhz, con una velocidad de transferencia máxima de 20 Mbps frente a los 8 Mbpsdel bus ISA.

Pero lo que es más importante el novedoso diseño de bus de IBM incluyó uncircuito de control especial a cargo del bus, que le permitía operarindependientemente de la velocidad e incluso del tipo del microprocesador delsistema.

Bajo MCA, la CPU no es más que uno de los posibles dispositivos dominantesdel bus a los que se puede acceder para gestionar transferencias. La circuiteríade control, llamada CAP (punto de decisión central), se enlaza con un procesodenominado control del bus para determinar y responder a las prioridades de cadauno de los dispositivos que dominan el bus.

Para permitir la conexión de más dispositivos, el bus MCA especificainterrupciones sensibles al nivel, que resultan más fiables que el sistema deinterrupciones del bus ISA. De esta forma es posible compartir interrupciones.Pero además se impusieron estándares de rendimiento superiores en las tarjetasde expansión.

Es cierto que el progreso conlleva un precio: La nueva arquitectura de IBM estotalmente incompatible con las tarjetas de expansión que se incluyen en el busISA. Esto viene derivado de que los conectores de las tarjetas de expansión MCAeran más pequeños que las de los buses ISA. De esto se pueden sacar dosconclusiones. Por un lado el coste de estas tarjetas era

menor y por otro ofrecía un mayor espacio interior en las pequeñas cajas desobremesa.

Las señales del bus estaban reorganizadas de forma que se introducía una señalde tierra cada 4 conectores. De esta forma se ayudaba a reducir lasinterferencias.

EISA (Extended ISA)

El principal rival del bus MCA fue el bus EISA, también basado en la idea decontrolar el bus desde el microprocesador y ensanchar la ruta de datos hasta 32bits. Sin embargo EISA mantuvo compatibilidad con las tarjetas de expansión ISAya existentes lo cual le obligo a funcionar a una velocidad de 8 Mhz(exactamente 8.33). Esta limitación fue a la postre la que adjudico el papel deestándar a esta arquitectura, ya que los usuarios no veían factible cambiarsus antiguas tarjetas ISA por otras nuevas que en realidad no podían aprovecharal 100%.

Su mayor ventaja con respecto al bus MCA es que EISA era un sistema abierto,ya que fue desarrollado por la mayoría de fabricantes de ordenadorescompatibles PC que no aceptaron el monopolio que intentó ejercer IBM. Estosfabricantes fueron: AST, Compaq, Epson, Hewlett Packard, NEC, Olivetti, Tandy,Wyse y Zenith.

Esta arquitectura de bus permite multiproceso, es decir, integrar en elsistema varios buses dentro del sistema, cada uno con su procesador. Si bienesta característica no es utilizada más que por sistemas operativos como UNIXo Windows NT.

En una máquina EISA, puede haber al mismo tiempo hasta 6 buses principalescon diferentes procesadores centrales y con sus correspondientes tarjetasauxiliares.

En este bus hay un chip que se encarga de controlar el tráfico de datos señalandoprioridades para cada posible punto de colisión o bloqueo mediante las reglasde control de la especificación EISA. Este chip recibe el nombre de Chip delSistema Periférico Integrado (ISP). Este chip actúa en la CPU como uncontrolador del tráfico de datos.

El motivo para que ni MCA ni EISA hayan sustituido por completo a ISA es muysencillo: Estas alternativas aumentaban el coste del PC (incluso más del 50%) yno ofrecían ninguna mejora evidente en el rendimiento del sistema. Es más, enel momento en que se presentaron estos buses (1987-1988) esta superioridad en elrendimiento no resultaba excesivamente necesaria: Muy pocos dispositivosllegaban a los límites del rendimiento del bus ISA ordinario.

LOCAL BUS

Teniendo en cuenta las mencionadas limitaciones del bus AT y la infalibilidadde los buses EISA y MCA para asentarse en el mercado, en estos años se hanideado otros conceptos de bus. Se inició con el llamado Vesa Local Bus(VL-Bus), que fue concebido y propagado independientemente por el comité VESA,que se propuso el definir estándares en el ámbito de las tarjetas gráficas yasí por primera vez y realmente tuviera poco que ver con el diseño del bus delPC. Fueron y son todavía las tarjetas gráficas quienes sufren la menorvelocidad del bus AT. Por eso surgió, en el Comité VESA, la propuesta para unbus más rápido que fue el VESA Local Bus.

Vesa Local Bus

Al contrario que con el EISA, MCA y PCI, el bus VL no sustituye al bus ISAsino que lo complementa. Un PC con bus VL dispone para ello de un bus ISA y delas correspondientes ranuras (slots) para tarjetas de ampliación. Además, enun PC con bus VL puede haber, sin embargo, una, dos o incluso tres ranuras deexpansión, para la colocación de tarjetas concebidas para el bus VL, casisiempre gráficos. Solamente estos slots están conectados con la CPU a travésde un bus VL, de tal manera que las otras ranuras permanecen sin ser molestadasy las tarjetas ISA pueden hacer su servicio sin inconvenientes.

El VL es una expansión homogeneizada de bus local, que funciona a 32 bits,pero que puede realizar operaciones a 16 bits.

VESA presentó la primera versión del estándar VL-BUS en agosto de 1992. Laaceptación por parte del mercado fue inmediata. Fiel a sus orígenes, el VL-BUSse acerca mucho al diseño del procesador 80486. De hecho presenta las mismasnecesidades de señal de dicho chip, exceptuando unas cuantas menos estrictasdestinadas a mantener la compatibilidad con los

386.

La especificación VL-Bus como tal, no establece límites, ni superiores niinferiores, en la velocidad del reloj, pero una mayor cantidad de conectoressupone una mayor capacitancia, lo que hace que la fiabilidad disminuya a la parque aumenta la frecuencia. En la práctica, el VL-BUS no puede superar los 66Mhz. Por este motivo, la especificación VL-BUS original recomienda que los diseñadoresno empleen más de tres dispositivos de bus local en sistemas que operan avelocidades superiores a los 33 Mhz. A velocidades de bus superiores, el totaldisminuye: a 40 Mhz solo se pueden incorporar dos dispositivos; y a 50 Mhz un únicodispositivo que ha de integrarse en la placa. En la práctica, la mejorcombinación de rendimiento y funciones aparece a 33 Mhz.

Tras la presentación del procesador Pentium a 64 bits, VESA comenzó atrabajar en un nuevo estándar (VL-Bus versión 2.0).

La nueva especificación define un interface de 64 bits pero que mantienentoda compatibilidad con la actual especificación VL-BUS. La nueva especificación2.0 redefine además la cantidad máxima de ranuras VL-BUYS que se permiten enun sistema sencillo. Ahora consta de hasta tres ranuras a 40 Mhz y dos a 50 Mhz,siempre que el sistema utilice un diseño de baja capacitancia.

En el nombre del bus VL queda de manifiesto que se trata de un bus local. Deforma distinta al bus ISA éste se acopla directamente en la CPU. Esto leproporciona por un lado una mejora substancial de la frecuencia de reloj (de laCPU) y hace que dependa de las línea de control de la CPU y del reloj. A estasdesventajas hay que añadirle que no en todos los puntos están bien resueltaslas especificaciones del comité VESA, hecho que a la larga le llevará a que eléxito del bus VL se vea empañado por ello. En sistemas 486 económicos se podíaencontrar a menudo, pero su mejor momento ya ha pasado.

PCI

Visto lo anterior, se puede ver que el bus del futuro es claramente el PCI deIntel. PCI significa: interconexión de los componentes periféricos (PeripheralComponent Interconnect) y presenta un moderno bus que no sólo está meditadopara no tener la relación del bus ISA en relación a la frecuencia de reloj osu capacidad sino que también la sincronización con las tarjetas de ampliaciónen relación a sus direcciones de puerto, canales DMA e interrupciones se haautomatizado finalmente de tal manera que el usuario no deberá preocuparse máspor ello.

El bus PCI es independiente de la CPU, ya que entre la CPU y el bus PCI seinstalará siempre un controlador de bus PCI, lo que facilita en gran medida eltrabajo de los diseñadores de placas. Por ello también será posibleinstalarlo en sistemas que no estén basados en el procesador Intel si no quepueden usar otros, como por ejemplo, un procesador Alpha de DEC. También losprocesadores PowerMacintosh de Apple se suministran en la actualidad con busPCI.

Las tarjetas de expansión PCI trabajan eficientemente en todos los sistemasy pueden ser intercambiadas de la manera que se desee. Solamente loscontroladores de dispositivo deben naturalmente ser ajustados al sistema anfitrión(host) es decir a su correspondiente CPU.

Como vemos el bus PCI no depende del reloj de la CPU, porque está separadode ella por el controlador del bus. Si se instalara una CPU más rápida en suordenador. no debería preocuparse porque las tarjetas de expansión instaladasno pudieran soportar las frecuencias de reloj superiores, pues con la separacióndel bus PCI de la CPU éstas no son influidas por esas

frecuencias de reloj. Así se ha evitado desde el primer momento esteproblema y defecto del bus VL.

El bus PCI emplea un conector estilo Micro Channel de 124 pines (188 en casode una implementación de 64 bits) pero únicamente 47 de estas conexiones seemplean en una tarjeta de expansión( 49 en caso de que se trate de un adaptadorbus-master); la diferencia se debe a la incorporación de una línea dealimentación y otra de tierra. Cada una de las señales

activas del bus PCI está bien junto o frente a una señal de alimentación ode tierra, una técnica que minimiza la radiación.

El límite práctico en la cantidad de conectores para buses PCI es de tres;como ocurre con el VL, más conectores aumentarían la capacitancia del bus ylas operaciones a máxima velocidad resultarían menos fiables.

A pesar de presentar un rendimiento similar al de un bus local conectadodirectamente, en realidad PCI no es más que la eliminación de un paso en elmicropocesador. En lugar de disponer de su propio reloj, un bus PCI se adapta alempleado por el microprocesador y su circuitería, por tanto los componentes delPCI están sincronizados con el procesador. El actual estándar PCI autorizafrecuencias de reloj que oscilan entre 20 y 33 Mhz.

A pesar que de que las tarjetas ISA no pueden ser instaladas en una ranuraPCI, no debería renunciarse a la posibilidad de inserción de una tarjeta ISA.Así pues, a menudo se puede encontrar en un equipo con bus PCI la interfaz «puente»llamada «PCI-To-ISA-Bridge». Se trata de un chip que se conecta entre losdistintos slots ISA y el controlador del bus PCI. Su tarea

consiste en transponer las señales provenientes del bus PCI al bus ISA. Deesta manera pueden seguir siendo utilizadas las tarjetas ISA al amparo del busPCI.

A pesar de que el bus PCI es el presente, sigue y seguirá habiendo buses ytarjetas de expansión ISA ya que no todas las tarjetas de expansión requierenlas ratios de transferencia que permite el bus PCI. Sin embargo las tarjetas gráficas,tarjetas SCSI y tarjetas de red se han decantando cada vez más fuertementehacia el bus PCI. La ventaja de la velocidad de este sistema de bus es que estehardware puede participar del continuo incremento de velocidad de losprocesadores.

SCSI (Small Computer System Interface)

Además de todas las arquitecturas mencionadas anteriormente, también hayque mencionar a SCSI. Esta tecnología tiene su origen a principios de los años80 cuando un fabricante de discos desarrollo su propia interface de E/Sdenominado SASI (Shugart Asociates System Interface) que debido a su gran éxitocomercial fue presentado y aprobado por ANSI en 1986.

SCSI no se conecta directamente al microprocesador sino que utiliza de puenteuno de los buses anteriormente nombrados.

Podríamos definir SCSI como un subsistema de E/S inteligente, completa ybidireccional. Un solo adaptador host SCSI puede controlar hasta 7 dispositivosinteligentes SCSI conectados a él.

Una ventaja del bus SCSI frente a otros interfaces es que los dispositivosdel bus se direccionan lógicamente en vez de físicamente. Esto sirve para 2propósitos:

Elimina cualquier limitación que el PC-Bios imponga a las unidades de disco.

El direccionamiento lógico elimina la sobrecarga que el host podría teneren manejar los aspectos físicos del dispositivo como la tabla de pistas dañadas.El controlador SCSI lo maneja.

Es un bus que a diferencia de otros buses como el ESDI puede tener hasta 8dispositivos diferentes conectados al bus (incluido el controlador). Aunquepotencialmente varios dispositivos pueden compartir un mismo adaptador SCSI, sólo2 dispositivos SCSI pueden comunicarse sobre el bus al mismo tiempo.

El bus SCSI puede configurarse de tres maneras diferenciadas que le dan granversatilidad a este bus:

Único iniciador/Único objetivo: Es la configuración más común donde eliniciador es un adaptador a una ranura de un PC y el objetivo es el controladordel disco duro. Esta es una configuración fácil de implementar pero noaprovecha las capacidades del bus SCSI, excepto para controlar varios discosduros.

Único iniciador/Múltiple objetivo: Menos común y raramente implementado.Esta configuración es muy parecida a la anterior excepto para diferentes tiposde dispositivos E/S que se puedan gestionar por el mismo adaptador. Por ejemploun disco duro y un reproductor de CD-ROM.

Múltiple iniciador/Múltiple objetivo: Es mucho menos común que lasanteriores pero así es como se utilizan a fondo las capacidades del bus.

Dentro de la tecnología SCSI hay 2 generaciones y una tercera que está a lavuelta de la esquina. La primera generación permitía un ancho de banda de 8bits y unos ratios de transferencia de hasta 5 MBps. El mayor problema de estaespecificación fue que para que un producto se denominara SCSI solo debíacumplir 4 códigos de operación de los 64 disponibles por lo que

proliferaron en el mercado gran cantidad de dispositivos SCSI no compatiblesentre sí.

Esto cambió con la especificación 2.0 ya que exigía un mínimo de 12 códigos,por lo que aumentaba la compatibilidad entre dispositivos. Otro punto a favor deSCSI 2.0 es el aumento del ancho de banda de 8 a 16 y 32 bits. Esto se consiguegracias a las implementaciones wide (ancho) y fast (rápido). Combinando estasdos metodologías se llega a conseguir una transferencia

máxima de 40 Mbps con 32 bits de ancho (20 Mbps con un ancho de banda de 16bits).

El protocolo SCSI 3.0 no establecerá nuevas prestaciones de los protocolos,pero si refinará el funcionamiento de SCSI. Además de incluir formalmente eluso del conector P de 68 pines wide SCSI, por ejemplo, también especifica eluso de cables de fibra óptica. Otra posible modificación es el soporte para másde 8 dispositivos por cadena.

BIBLIOGRAFÍA

"Estructura y tecnología de computadores II"

S. Dormido, M. A. Canto, J. Mira y A. Delgado.

Editorial Sanz y Torres, 1994

HAYES, J. P.

"Computer Architecture and Organization (Second Edition)"

McGraw-Hill, New York (1988).

Trabajo enviado por: